販売製品一覧

 esCAD pcbは、プリント基板設計ツール（ソフトウェア）です。期間限定での無料提供中です。

製品機能
 esCAD pcb は、既存のプリント基板設計ツールには無い、便利な機能を搭載しており、また、初級者にも扱える様、操作性・表示等が工夫されています。

製品特長

ガーバーデータ編集機能を追加しました。ガーバーデータを読み込み その編集が行うことができます。そして編集したデータはパターンデータとして保存ができます。
・部品グループ 機能　：　グループ単位での移動ができ、配置が簡単化されます
・寸法値移動 機能　：　寸法値を変更するだけで部品の移動ができ、配置が簡単化されます
・パッドonグリッド 機能　：　グリッドに依存せず、パッドから直線で配線ができます
・自動ベタ 機能　：　ベタ内部品を移動させると、ベタパターンが自動的に修正されます

・esCAD sch と組み合わせて使うことで、高性能な 自動配置 が行えます（自動配置の機能は現在 開発中）。

詳しくは、専用ホームページ pcb.escad.jp をご覧ください。

esCAD pcb の基本画面

 esCAD schは、回路図作成ツール（ソフトウェア）です。フリーソフトであり無料での提供です。

製品機能
 esCAD sch は、既存のプリント基板設計ツールに比べ、操作性を大幅に向上させ、回路図作成工数の削減に寄与します。

製品特長
・グループ機能　：　グループ機能を用い、さらに、esCAD pcb と組み合わせて使うことで、高性能な 自動配置 を実現します（自動配置の機能は現在 開発中）。

詳しくは、専用ホームページ sch.escad.jp をご覧ください。

esCAD sch の基本画面

 段取り名人は、手作業に頼っていた実装図作りや、後付け作業図作り、部品毎の実装位置探しなどをPC上で自動的、効率的に行うツールです。

製品機能
 段取り名人は、プリント基板実装に関する一般的な知識だけで運用が可能である事を必須要件に開発しました。また、使いやすさを実現し、作業効率をアップする様々な補助機能を満載しています。

製品特長
 低価格でありながらもプリント基板実装の段取りに欠かせない基本的な機能を網羅しました。段取り名人は、毎日の業務で使える本当に実用的なツールです。

詳しくは、専用ホームページ kaizen.escad.jp をご覧ください。

段取り名人の基本画面

 デジタル回路はクロック周波数を上げる事が処理能力の向上に直結している為、言わば必然的に高速化しています。
 このように高速化されたプリント基板での誤動作を防ぐには、伝送線路シミュレータを用いて伝送線路を伝わる信号の波形を解析し、その結果を基板設計に反映させる事が必須となりつつあります。

 言い換えるならば、従来の低速なデジタル回路では可能だった基板の作り直しや、ジャンパーを前提としたカット＆トライでは、完全に動作する基板の作成は困難だという事です。
 そして、期待通りに動作しない基板を使ってのデバッグ作業や、度重なる試作段階でのプリント基板の作り直しは、開発スケジュールを遅延、混乱させるだけでなく、最終製品の市場投入時期にまで大きな影響を与え、結果的に本来その製品が市場で得られたはずのビジネス（利益やシェア）を大きく損なう事にもなりかねません。

 このような現状を踏まえ、弊社では、伝送線路シミュレータを自社開発し、日常の基板設計業務に活用して来ました。

伝送線路解析が必要なわけ

 許容される位相が10度の500ＭHz動作回路に於いて、プリント基板のパターンに許容される配線長誤差（理論値）は僅か約１cmでしかありません。 更に、実際の基板では、複数のスルーホールやパターンの曲がり、配線長を合わせる為の本来不要な引き回しなどがある為、この数字は更に小さなものとなってしまいます。
 一方、誤動作を恐れるあまりの闇雲な等長への合わせ込みは、開発スケジュールを引き伸ばし、開発コストを拡大させるだけでなく、周辺の回路にも悪影響を与える要因となってしまいます。

 これらの矛盾した問題を回避するには、伝送線路シミュレータを用いてプリント基板の設計段階で確実な動作を確認し、これを基板設計に反映させる事が必要です。

 また、基板設計会社に於いては、伝送線路シミュレータを運用出来る事が、セットメーカーのプリント基板設計外注先選定の前提条件となる事は間違いありません。

伝送線路シミュレーションの効果

 プリント基板を作り直した場合の開発スケジュールの遅れや、それに伴うコストの拡大は損失そのものです。 また、最終製品の市場投入時期の遅れによる機会損失（本来得られるはずの売上や、シェアを失う事の損失）は計り知れないものとなってしまいます。

●伝送線路シミュレーションの効果（DDRメモリ搭載システムでの事例）

	過去の同様のシステム	伝送線路シミュレーション導入後
基板再製	4回目で動作	なし （1回目で動作）
開発期間	5ヶ月	2ヶ月
発生した効果	3ヶ月の開発TATと、約700万円の開発コスト圧縮に成功
その他の効果	基板デバッグから開放され、本来の回路デバッグに集中出来た