|
|
| 伝送線路解析 |
| 1. はじめに デジタル回路はクロック周波数を上げる事が処理能力の向上に直結している為、言わば必然的に高速化しています。このように高速化されたプリント基板での誤動作を防ぐには、伝送線路シミュレータを用いて伝送線路を伝わる信号の波形を解析し、その結果を基板設計に反映させる事が必須となりつつあります。 言い換えるならば、従来の低速なデジタル回路では可能だった基板の作り直しや、ジャンパーを前提としたカット＆トライ では、完全に動作する基板の作成は困難だという事です。そして、期待通りに動作しない基板を使ってのデバッグ作業や、度重なる試作段階でのプリント基板の作り直しは、開発スケジュールを遅延、混乱させるだけでなく、最終製品の市場投入時期にまで大きな影響を与え、結果的に本来その製品が市場で得られたはずのビジネス（利益やシェア）を大きく損なう事にもなりかねません。このような現状を踏まえ、弊社では、伝送線路シミュレータを自社開発し、日常の基板設計業務に活用して来ました。 |
 |
 |
2.伝送線路解析が必要なわけ 許容される位相が10度の500ＭHz動作回路に於いて、プリント基板のパターンに許容される配線長誤差（理論値）は僅か約１cmでしかありません。更に、実際の基板では、複数のスルーホールやパターンの曲がり、配線長を合わせる為の本来不要な引き回しなどがある為、この数字は更に小さなものとなってしまいます。 一方、誤動作を恐れるあまりの闇雲な等長への合わせ込みは、開発スケジュールを引き伸ばし、開発コストを拡大させるだけでなく、周辺の回路にも悪影響を与える要因となってしまいます。 これらの矛盾した問題を回避するには、伝送線路シミュレータを用いてプリント基板の設計段階で確実な動作を確認し、これを基板設計に反映させる事が必要です。 また、基板設計会社に於いては、伝送線路シミュレータを運用出来る事が、セットメーカーのプリント基板設計外注先選定の前提条件となる事は間違いありません |
 |
過去の同様のシステム |
伝送線路シミュレーション導入後 |
|
基板再製 |
4回目で動作 |
なし （1回目で動作） |
開発期間 |
5ヶ月 |
2ヶ月 |
発生した効果 |
3ヶ月の開発TATと、約700万円の開発コスト圧縮に成功 |
|
その他
の効果 |
基板デバッグから開放され、本来の回路デバッグに集中出来た |
|
伝送線路シミュレータのご購入について |
 |
 |
弊社開発の伝送線路シミュレータは 株式会社ニソール様 よりご購入可能です。 株式会社ニソール ０４−２９５８−３９３９ http://www.cadlus.com/ （左のバナーよりアクセス可能です） |
 |
|
